该教程适用
jk触发器是下降沿，而下升沿有效指的是时钟信号在由高电平向低电平跃变的时刻触发器的状态才有可能发生变化。
工具：
型号：
系统：
软件：
操作步骤/方法
方法教程
1 jk触发器是下降沿，而下升沿有效指的是时钟信号在由高电平向低电平跃变的时刻触发器的状态才有可能发生变化。 2 JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0.置1.保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。 3 集成JK触发器的产品较多，以下介绍一种比较典型的高速CMOS双JK触发器HC76。该触发器内含两个相同的JK触发器,它们都带有预置和清零输入,属于负跳沿触发的边沿触发器。如果在一片集成器件中有多个触发器，通常在符号前面(或后面)加上数字，以表示不同触发器的输入.输出信号，比如C1与1J.1K同属一个触发器。